Question d’entretien chez Capgemini

Verilog code to implement a half adder