J'ai postulé via un établissement d'enseignement supérieur ou universitaire. Le processus a pris 1 semaine. J'ai passé un entretien chez Samsung Semiconductor Inc (US) (Raleigh, NC) en févr. 2022
Entretien
First they require a 5 minute presentation to introduce yourself, then some technical questions, about UVM, coverage model, ways of synchronizations. And lastly a verilog coding questions to write a fifo from scratch.
Autres retours d’entretien d’embauche pour un poste comme Design Verification Engineer chez Samsung Semiconductor Inc (US)
J'ai postulé en ligne. J'ai passé un entretien chez Samsung Semiconductor Inc (US) en janv. 2020
Entretien
You have to perfect with the topics regarding digital, verilog, sv, uvm . You can get lot of information in google just you need to know the topics which you wanna search in google